# **EXHIBIT A**

lo
AMENDMENT
(Serial No. 10/661,320)

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-150012

(43)Date of publication of application: 31.05.1994

(51)Int.CI.

606F 15/72

(21)Application number: 04-302095

(71)Applicant : NEC CORP

(22)Date of filing:

12.11.1992


(72)Inventor: KUBOTA KAZUHIRO

## (54) PLOTTING PROCESSOR

(57)Abstract:

PURPOSE: To accelerate plotting speed by omitting the read cycle of data which are not related to a plotting

CONSTITUTION: This device is provided with a read cycle omission instruction part 6 for outputting read cycle omission instruction signals (DNR, SNR and PNR) of data (Da, S and P) not related to the plotting arithmetic according to a plotting operation signal DOP. A bus cycle control part 7 is defined as a circuit for starting the next cycle without executing the read cycle of data for which the read cycle omission instruction signals (DNR, SNR and PNR) are outputted.



### LEGAL STATUS

[Date of request for examination]

24,12,1996

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration] [Date of final disposal for application]

[Patent number]

2956390

23.07.1999

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

23.07.2002

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2956390号

(45) 宛行日 平成11年(1999)10月4日

(24) 登錄日 平成11年(1999) 7月23日

(51)lntCL° GOST 11/00

控制配号

FI G06F 15/72

A

開求項の数1(全7 頁)

(21)出願番号

特权平4-302095

(22)山崎日

平成4年(1992)11月12日

(85)公開掛号

特例平6-150012

(43)公開日 審変胎求日 平成6年(1994)5月31日 平成8年(1996)12月24日 (72) 宛明者

金田 和弘

日本電気株式会社 東京都港区芝五丁目7番1号

東京都港区芝五丁自7番1号日本城互株

式会社内

(74)代理人

(73) 特許権者 000004237

**沖団北 京本 直樹 (外2名)** 

岩板官 岩岡 斑鏡

(6G)参考文献 特開 平4-293091 (JP. A)

(58) 腕登した分野(Int Cl. \* , DB名) GOST 11/00

(54) [近明の名称] 描面プロセッサ

(67)【物評論水の範囲】

【謝水項1】 伝達された物理用の第1、第2、第3のデータをそれぞれ対応して記憶し出力する第1、第2、第3のレジスタと、協画放落信号に従って前配第1、第2、第3のデータに対して可定の被源を行い更新された第1のデータとして出力する協協の内容を配慮しておきこの放源の内容と対応した前配協調放算信号を出力する協画放棄内容と対応した前配協調放算信号を出力する協画が内容を優して、前配第1、第2、第3のデータの中に初算入力から省略できるデータがあるときには、そのデータと対応する認出しサイクル省略情が低分を出力する設出しサイクル省略情が低分を出力されていないデータに対して、アドレス信号、配出し作

ı

母をデータメモリに出力した後、このデークメモリから
伝達されたデータを取込み前記第1、第2、第3のレジスタに伝達するサイクルを順次実行した後、前記更新された第1のデータを前配データメモリに書込むアドレス
個母及び審込み信母とを前記データメモリに出力するサイクルを実行するバスサイクル制御率とを有し、前記前 前位第内容能域部の各ワードの第1のピットには、前記 第1のデータと前記第2のデータと他記第3のデータを
反転したデータとの航珠相域第の要否を指示するデータ
を、第2のピットには、前記第1のデークと前記第2の デーク上前記第3のデークの論理相演算の要否を指示するデータを、第3のピットには、前記第1のデークと前記第2のデータと前記第2のデータと前記第2のデータと前記第3のデータと前記第2のデータを反転したデータと前記第3のデータと向

**粉酢2956390号** 

(2)

-タと前配第3のデータを反転したデータとの論理核故 群の延行を指示するデータを、第6のピットには、前配 作1のデータを反転したデータと耐能能2のデータと加 **龍岳3のデータを反振したデータとの論理神河韓の要否** を指示するデータを、第6のピットには、他記第1のデ ータを反転したデータと前記第2のデータと前配第3の デークの論理相似節の製否を指示するデータを、第1の ビットには、前配第1のデータを反転したデータと舶配 <u>第2のデータを皮帳したデータと前配第3のデークの能</u> 理期演算の顕否を指示するデータを、取8のビットに は、前記事士、前記第2、及び前記第3のデータのそれ ぞれを反低したデータの論型積低原の駆否を指示するデ 一夕を描画複第内容に広じてそれぞれ記憶し、前記隆出 しサイクル省略指示部は、前記指画海導内容配位部から <u> 晒酔に出力される各ワードのピット・データにより、前</u> 記第1・第6のピット、前記第2・第6のピット、前記 第3・第7のビット、前記第4・第8のビットについて 各々排他的輸助和をとり、これらの排他的輸理知信号の ル省昭相示信号として生成し、また、前記描画演算内容 **記憶的から順番に出力される各ワードのピット・データ** により、前記第1・第4のピット、前記第2・唐3のピ <u>ット、前記第5・罪8のピット、前記第6・第7のピッ</u> トについて各々排他的論理和をとり、これらの排他的論 <u> 理和信号の論理和の否定信号を、前記第2のデータの統</u> 出しサイクル省略指示信号として生成し、さらに、前記 <u>権価減算内容配援部から順係に出力される各ワードのビ</u> <u>ット・データの前記部1・第2のビット、前配部3・第</u> 4のヒット、前記第6・第6のピット、前記第7・第8 のビットについて各々抑他的胎理和をとり、これらの排 <u>側的論理和信号の論理和の否定信号を、前記第3のデー</u> 夕の説出しサイクル省略指示信号として生成して、前記 パスサイクル例御部に伝達するようにしたことを仲散と する描画プロセッリ。

#### 【発明の群組な説明】

#### 100011

【血薬上の利用分野】本発明は指面プロセッサに関し、 符にピットマップ型のデークメモリ中の複数のデータに 対して所定の演算を施しこのデータメモリに戻す構成の ディジタル画像装型用の指面プロセッサに関するもので 40 ある。

#### [0002]

【従来の技術】従来の技術について図面を参照しながら 説明する。

【0003】図3は従来の拙面プロセッサの一例を示す ブロック図である。

【0004】この描画プロセッサは、伝達された描画用 の第1のデータのデスティネーションデークDa.第2 のデータのソースデータS、第3のデータのパクンデー タPをそれぞれ対応して記憶し出力する第1,第2,第 50 Dbの秩辰しサイクルに入る。哲込みサイクルでは,ア

3のレジスタ1,2.3と、横両旗路低分口口ドに従っ てデスティネーションデータDa.ソースデータS,バ ソンデークトに対して所定の構築を行い更新されたデス ティネーションデータロッとして出力する協画演算師4 と、デスティネーションデークDa,ソースデータS。 パタンデータでに対する演算の内容を配憶しておきこの **維算の内容と対応した批画複算化号DOPを出力する値 巡快算内容配遊館5と、デスティネーションデータロ** a,ソースデークS,パタンデークPに対して、アドレ ス借导AD、税出し信号RDnをゲータメモリ(図示省 略) に出力した後このデークメモリから伝道されたデー クな取込み第1、第2、第3のレジスタ1,2,3に伝 連するサイクルを順次実行した後、更新されたデスティ ネーションゲークDbと、このデスディネーションデー タロbと射応するアドレス信号AD及び普込み信号WT αをデータメモリに出力するサイクルを実行するパスサ イクル制御部7aとを有する歯成となっている。 【0005】次にこの拡両プロセッサの動作について脱

明する。図4は二の描聞プロセッサの晩作を説明するた めの入山力信号のタイミング図である。

【0006】この描価プロセッサの外部(データメモ y) との入出力信号として、8 ピットの入出力データD T(P、S、Da、Db)と、8ピットのアドレス信号 ADと、データメモリに対して院出しサイクル起動中で あることを表す探出し信号RDnと、毎込みサイクル但 動中であることを示す事込み信号WTっとを有してい る。ここで信号の記号の末尾のmは、その信号が負輪弾 であることな示す。

【0007】各デーク(P、S、Da)の陸出しサイク ルでは、アドレス・バスに有効値のアドレス信号ADを 出力し、かつ、データ・バスをハイ・インピーダンス状 個にした後、院出し信号R D n をアクティブレベルの仕 レベルにする。データメモリはこれに応答して、疑出し 信号R D n がアクティブレベルの間、データ・パスに値 定デークを出力し続ける。協画プロセッサは、銃出し信 **分RDnの立ち上がりエッジにおいてデータ・バスのデ** ータをラッチし各レジスタ (1~3) に伝達する。この 統出しサイクルは、パクンデータP,ソースデータS。 デスティネーションデータDaに対して順次行なわれ

【0008】各レジスタ、十なわち、デスティネーショ ンデーク・レジスタ1、ソースデーク・レジスク2、バ タンデータ・レジスタ3に伝送された各データ、すなわ ら、デスティネーションデータDa, ソースデータS, パタンデータPは上記各レジスタにラッチされ協画演算 部4に伝递され、協画祝算部4は描画政算低号DOPに 従って上記データに対す演算を処行し、更新されたディ スティネーションデークDbを出力する。そしてむ込み サイクル、すなわち、更新されたディスティネーション (3)

特許2956390号

ドレス・パスのアドレス信号ADとデータ・パスのデータを有効値にして出力した後、群込み信号WTnをアクティブレベル (低レベル) にする。これに応答して、データメモリは街込み信号WTnの立ち下がりエッジで更新されたデスティネーションデータロりをラッチする。これらの制御は、パスサイクル劇即都7nが行う。

5

【0009】次に、この描画プロセッサが、データメモ リ内のデスティネーションデータを延新する過程を、図 5のイメージ図を用いて脱例する。図6は、揣脳演算の 入力データであるパタンゲータで、ソースデータら、デ スティネーションゲークロ n によるイメージと、描画演 旅館県である更符されたデスティネーションデータ D b によりイメージを模式的に表したものである。これも4 データP、S、Da、Dbとも二値の回像データであ り、各イメージ(! (S) . ! (P) . ! (Dn) ) の **从及び閉じた倒成が「」」、白い側域が「O」を表す。** ソースデータはデークメモリ上に存在するフォント・デ 一夕であり、文字『ド』を表している。ソースデータS によるイメージ L (S) では前根の文字「F」が「1」 背瓜が「0」である。以下前様に、パタンデータPによ 20 るイメージ 1 (P) は細い斜線、デスティネーションデ ータDaによるイメージI(Da)は和い斜線になって いる。これらの3データ (P. S. Da) に対して描願 故原位号ロOPにより協助欲算が行なわれ、更新された デスティネーションDbを得る。 抗菌液薬信号DOPに よる演算は、観念的には、例えば、「パタンデータドを ソースデークSでくり抜いたものをデスティネーション データロヵに転送する」という内容とする。

[0010] 次に、指面液体内容配値即6の具体的な配 値内容について説明する。図6(A), (B) は描画値 30 算内容配値即5の構成とその配慮内容の構成を示す図で ある。

【0011】 抗画検算内容配修部5は8ビット(RO〜R7)から成り、このRO〜R7の8ビットが、実行すべき協画検算をどのように規定するかを示す。図6

(B) に示したように、パクンデータP. ソースデータS. デスティネーションデータD n の値がそれぞれ \*O" か \*1" かで組み合せが8通りある。この8通りの組み合せのおのに対する構画初級 (D b) をR O ~R 7の8ビットが規定する。例えば、パクンデータPが \*1"、ソースデータSが \*O"、デスティネーションデータD aが \*O"の時、R 4のビットが規定する。 R 4の値が \*O"ならば更新されたデスティネーション ひらば更新されたデスティネーションデータD bは \*O"、R 4の値が \*1" ならば更新されたデスティネーションデータD bは \*1" になる。これたデスティネーションデータD bは \*1" になる。これたデスティネーションデータD bは \*1" になる。これた対象である。 (B) 中に示されている。 女中、「+」は論題和を、「・」は論則例を奏す。

【0012】図5の更新されたデスティネーションデータのもを作るためには、どのような福耐海が内容に改定

すればよいかを設明する。「パクンデータドをソースデータらでくり抜いたものをデスティネーションデータロ a に転送する」ためには、ソースデータらはくり抜き 用の壁紙として、すなわち、マスク・データとして使用される。したがって、次のような循調即算を実行する必要がある。

#### [0013]

1F S=0 THEN Db=Dn ..... (1)
1F S=1 THEN Db=P ..... (2)

#### 100141

【発明が解決しようとする課題】上述した従来の備題プ ロセッサでは、デスティネーションデータを夏和するた めにパタンデータ、ソースデータ、デスティネーション データを順法税み出し描画資源を行い、更新されたデス ティネーションデータを戻すために4サイクルが必要で ある。しかし、猫面領籍の内容によっては、없出レサイ クルが不要なデータもある。例えば、抗菌放棄の内容が (0, 0, 0, 0, 0, 0, 0, 0) である場合には、 妣「0」を亚新されたデスティネーションデータとして 沓き戻せばよいので、ソースデータ、パタンデータ、デ スティネーションデータの読出しサイクルは不要であ る。また、 (0, 0, 1, 1, 0, 0, 1, 1) である 協合には、ソースデータを更新されたデスティネーショ ンデータとして掛き戻せばよいので、パタンデータ,デ スティネーションデークの配出しサイクルは不吸であ Z.

(00)5]しかしながら、従来の描面プロセッサでは、このような場合でも、パクンデータ、ソースデーク、デスティネーションデークの散出しが行なわれるので、権国連度が遅いという問題点があった。

【0016】本発明の目的は、描画連度が向上した描述 プロセッサを促供することにある。

#### (0017)

【配別を解決するための平飲】本発明の荷面プロセッサは、伝送された指面別の第1、第2、第3のデータをそれぞれ対応して配位し出力する第1、第2、第3のシスタと、荷面似等信号に使って配配第1、第2、第3のデータに対して耐止の資源を行い更新された第1のデータとして出力する荷面演算部と、前配第1、第2、第3のデークに対する前類の内容を配位しておきこの研究の内容と対応した前配摘面演算信号を出力する荷面演算内

(4)

容配度部と、前距第1、第3、第3のデータの中に前配 **福耐放棄信号による複雑に関与しないデークがあるとき** はそのデータと対応する銃出しサイクル省略指示信号を 出力する銃出しサイクル省略指示師と、前配第1, 郭 2、第3のデークのうちの面配院出しサイクル省略指示 借号が出力されていないデータに対して、アドレス倍 **号,脳出し信号をデータメモリに出力した後このデータ** メモリから伝递されたデータを取込み前配第1。 錦2, 第3のレジスタに伝達するサイクルを順次実行した後、 前記更新された第1のデータとこの第1のデータと対応 するアドレス信号及び群込み信号とを前記データメモリ に出力するサイクルを実行するバスサイクル制御部とを むしている。

[0018]

[実庫例] 次に本発明の実施例について図面を参照して

【0019】四1は本是明の一実施例を示すブロック図 である。

【0020】この契施側が図3に示された従来の描画プ a.ソースデータS.パクンデータPの中に船関談算信 号DOPによる波路に関与しないデータがあるときはそ のデータと対応するSM出しサイクル省略相示信号(DN R、SNR、PNR)を出力する敵出しサイクル省時間 が低号(DNR、SNR、PNR)を出力する院出しせ イクル省監視示部6を設け、パスサイクル側即部7を、キ

RU=R4かつR1=R5かつR2=R6かつR3=R7 ..... (3)

この条件式が真であるときには、パタン設出しサイクル を起動する必要はない。 すなわち、パタンデータ級出し サイクル省昭捐示信号PNRを発生する。

【0026】次に、ソースデータ없出しサイクル省略指 示信号SNRの躯生について述べる。 ソースデータが災 新されたデスティネーションデータ D b に影響を及ぼさ ないときの描画演算の条件を求めると、同様に、その征差

 $RU = R2 m r R1 = R3 m r R4 = R6 m r R5 = R7 \dots (4)$ 

この条件が真であるときには、ソースデータ硫出しサイ クル省略指示信号SNRを発生する。

【0028】 最後に、ディスティネーションダータ配出 しサイクル省略相示個母DNRの発生について述べる。 デスティネーションデータDa が以新されたデスティネ ーションデータDbに影響を及ぼさないときの値面演算 の条件を求めると、その値が次の何れかであるときであ★

RO=R1かつR2=R3かつR4=R5かつR0=R7 ..... (5)

この条仲式が耳であるときには、デスティネーションデ ータ説出しサイクル省略指示信号DNRを発生する。 【0031】これらの節出しサイクル省略指示信号(P NR、SNR、DNR)によって、抑順演算に関与しな いデータの設出しサイクルがなくなるので、その分描画 迅度を迎めることができる。

【0032】水に、本発明による描画処理理度の向上の 50

ャデスティネーションデータD n 、ソースデータ S . パタ ンデータドのうちの上配設出しサイクル省略指示信号が 出力されていないデータに対して、アドレス信号AD。 説出し信号RDnをデータメモリに山力した後このデー クメモリから伝達されたデータを取込みデスティネーシ リンデータ・レジスタ 1、ソースデータ・レジスタ 2、 パタンデータレジスタ3に伝達するサイクルを順次契行 した後、更新されたデスティネーションデータDbとこ のデータと対応するアドレス信号AD及び書込み信号W Tnとを上配データメモリに出力するサイクルを実行す る回路とした点にある。

【0021】状に、猫囮演媒信号ロOPから、デスティ ネーションデータ跳出しサイクル省略指示信号DNP、 ソースデータ鉱出しサイクル省路指示信号SNR、パタ ンデータ脱出しサイクル省略指示信号PNRを発生する **渦担について説明する。** 

【UU22】まず、パタンデータ腕出しサイクル省略相 糸信号PNRの発生について説明する。パタンデータP が更新されたデスティネーションデータDbに関与しな ロセッサと和遊する点は、デスティネーションデータD 20 いときの撤晒液漿の条件を求めると、図6 (8) から判 断し、その値が、次の何れかであるときである。

[0023] 00H, 11H, 22H, 33H, 44 Н, 55Н, 66Н, 77Н, 88Н, 99Н, АА H, BBH, CCH, ODH, EEH, FFH これは、次の条件式と等値である。 [0024]

災が次の何れかであるときである。

[0026] 00H, 05H, 0AH, 0FH, 50 30 H, 55H, 5AH, AOH, A5H, AAH, AF H, FOH. FSH, FAH, FFH これは、次の条件式と等値である。 [0027]

[0029] оон, озн. осн. оғн. зо н. ззн. зсн. сон, сзн. ссн. сғ н, вон, взн, всн, вен 40 これは、次の条件式と等値である。 [0030]

過程について説明する。図2は本発明による描画演算内 容が (U, O, 1, 1, O, O, 1, 1) のときのバス ・サイクルのタイミング図である。

【0033】従来例では、図4に示すように、常に4サ イクルかかる。しかし本塾明では、2サイクルですむの で、従来例の2倍の他師連度が実現できる。

【0034】同様に、猫晒飙祭内容が(0, 0, 0,

**咖啡2956390**号

(5)

0.0,0,0.0) あるいは、(1.1,1.1,1.1,1.1,1.1,1.1,1.1,1.1) のときは、更新されたデスティネーションデータ事込みサイクルのみとなるので、従来例の4份の協範制度が期待できる。

【0035】この事実を防まえて、本発明の構画プロセッサを使用した製版の価格性施比の向上を見積もる。

【0036】まず、コストに関しては次のように考えることができる。一般に、横甌プロセッサとデータメモリ 間のバス・パンド幅を向上させるためには装置コストが高くなる。本発明の備Щプロセッサは、プロセッサ・メモリ間のバス・パンド幅がまったく同じである条件下で 性他向上が図れる。すなわち、本発明の備買プロセッサを採用することによるコスト上外はない。

【ロロ37】次に、性能向上であるが、「パタン、ソー ス、デスティネーションの3つのデータの配出しサイク ルのどれかが省略できる解唆がどのくらい高いか」に依 存する。換雪すれば、「(3)。(4)。(5)式を悩 足するような横面旗舞内砦が設定される頼度がどのくら い高いか」ということになる。これはグラフィクス装置 上で走行するグラフィクス・アプリケーションに依存す 20 るが、極めて一般的なアプリケーションを考えてみる。 通常の情観では、そのほとんどがデスティネーションデ ータを更新されたデータで書き換えるものである。 すな わら、更新されたデスティネーションデータDbの値 は、デスティネーションデータロュの低に依存せずに決 定できる。企グラフィクス処理時間に占める。このデス ティネーション非依存型描画複算の出現學は、9割であ ると仮定する。従来の抗闘プロセッサは、1回のデステ ィネーションゲータ保出しサイクルが必要である。これ に対して、本発明の協願プロセッサは、次の式(6)で **示すように平均0.1回のデスティネーションデータ**腺 出しサイクルが必要である。

#### [0038]

0回×0.9+1回×0.1=0.1回 …… (5)
一方、パタンデータとソースデータに関しては両方を心
要とする礼葬の出現率が3例、パタンデータを必要とし
ソースデータを必要としない演算の出現率が3例、ソー
スデータを必要としパタンデータを必要としない演算の 出根率が3割、残り関がパタンデータもソースデータも
必要としない演算の出現率と仮定する。 位来の権國プロ
セッサは、パタンデータ、ソースデータ61回、合計2

回の臨出しサイクルが必要である。これに対して、本犯 明の措証プロセッサは、次の式 (7) で示すように平均 1. 2回のパタンデータソースデータ設出しサイクルが 必要である。

10

#### [0039]

2回×0. 3+1回×0. 3+1回×0. 3+0回× 0. 1=1. 2回·····(7)

式(6)と式(7)とを加えると1.3回になる。これに更新されたデスティネーションデータ番込みサイクルを加えると、8ビット描画するために平均2.3回のバス・サイクルの起動になる。従来の借画プロセッサは4回のバス・サイクルの超動が必要であるので、次の式(8)に示すように、1.7倍の借属性傾向上が見込め

【0040】4回/2.3回=1.7倍 ……(8) 【発明の効果】以上腺明したように本発明は、協領減算 に関与しないデータの説出しサイクルを省略する構成と したので、その分価関連度を向上させることができる効 供がある。

#### 」 【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図である。 【図2】図1に示された実施例の動作を説明するための 各部信号のクイミング図である。

【図3】 従来の抗甌プロセッサの一例を示すブロック図である。

【図4】図3に示された描聞プロセッサの動作を説明するための各部信号のタイミング図である。

[図5] 図3に示された協画プロセッサによるゲスティネーションデータの更新過程を説明するためのイメージ図である。


【図 6】図3に示された指面プロセッサの指面演算内容 配換即の構成図及び配施内容の構成図である。

#### 【符号の説明】

- 1 デスティネーションデーク・レジスク
- 2 ソースデータ・レジスク
- 3 バタンデータ・レジスタ
- 4 措置資算部
- 5 抗回抗药内容配债部
- 6 脱出しサイクル省昭和示部
- 40 7. 7 11 パスサイクル調印部

(<del>0</del>)

**特許2958390号** 



(7)

**砂許2966390号** 

[閏6]

(8) P, S, Da Db
O 0 0 R0
O 0 1 R1
O 1 0 R2
O 1 1 R3
I 0 0 R4
I 0 1 R5
I 1 0 R6
I 1 1 R7

Db=(R7.P.S.D)+(R6.P.S.D2n)+(R5.P.Sn·Da)
+(R4.P.Sn·Dan)+(R3.Pn·S·D)+(R2.Pn·S·Dan)
+(R1.Pn·Sn·Da)+(R0.Pn·Sn·Dan)
(Pn 砂の n は P析の 相 データをなす)